solidot新版网站常见问题,请点击这里查看。

AMD 披露 Zen 2 部分细节

AMD
pigsrollaroundinthem (39396)发表于 2018年11月19日 15时25分 星期一
来自一步到位
AMD 在本月早些时候的新闻发布会上宣布了代号为 Rome 的下一代 EPYC 处理器,基于 Zen 2 架构,采用台积电的 7 纳米工艺制造。AMD 评估了 10 纳米和 7 纳米工艺,选择 7 纳米工艺是因为它功耗更低,晶体管密度更高。相比 Zen/Zen+,7 纳米芯片在同性能下功耗减半,在同功耗下性能提升 25%。AMD 还重做了分支预测单元,改进了预取和指令缓存优化,调整了 µOP 缓存。Zen 2 后端的最大变化是浮点单元,完整支持 256-bit AVX2 运算,浮点运算性能与英特尔的 Skylake 核心相当。Zen 2 采用了不同的 MCM 多芯片设计,它将内存控制器、Infinity Fabric 端口、PCIe 通道剥离出来,集成到一块  I/O DIE 上,与 7 纳米的 CPU DIE 封装在一起,其中 I/O DIE 由 GlobalFoundries 使用成熟的 14 纳米工艺制造。Rome 的一块芯片包含了 9 个 DIE,一个 I/O DIE 和 8 个计算 DIE——每个 DIE 有 8 个 Zen 2 核心,总共 64 核 128 线程。中心化的 I/O DIE 设计让 AMD 可以更换计算 DIE 为 GPU 或 FPGA,AMD 还没有宣布此类计划,它有足够的选择余地。